近几十年来，随着微电子技术的发展，高性能、小外形、低成本的电子产品已成为市场的基本需求。集成电路上可容纳元器件的数目是符合摩尔定律预测的。但是近年来传统的集成电路增长趋势开始和摩尔定律的理想模型出现了差别。随着手机和各种电子产品的快 速发展，芯片的功能也越来越复杂，芯片上集成晶体管的数目也随着越来越多，同时也引起了集成电路体积的增大和功耗增高。当晶体管的栅极长度和氧化层厚度都接近物理极限的时候，二维集成最终将走到道路的尽头。

 

　　遵循摩尔定律的三维集成技术可以作为解决上述问题的方案。晶圆键合机三维集成方法的概念是基于集成电路的新位置：Z轴。这意味着晶片位置不再局限于X-Y二维平面上了。因此，我们可以实现更大密度的集成电路堆叠，以缩短互连，也减少了可见表面，从而缩小晶片的尺寸和提高晶片的效率，进而提高了应用范围。此外，晶圆键合机三维集成方案可以结合不同的集成电路本身的较佳工艺，避免了效率低和产量低的问题。

 

　　下面介绍了几种不同的晶圆类型和堆叠方式，以及三维集成所面对的测试方法、可靠性、材料选择等挑战。

 

　　类型：

　　1、体硅。体硅是晶圆键合机三维集成中常用的晶圆类材料。原因不只在它的成本，还有成熟的制作过程。即使当其他种类的晶片被用作顶部晶片时，底部晶片通常仍然是体硅晶片。

　　2、绝缘硅（SOI）。SOI晶片表面具有覆盖的氧化层，可以被均匀地减薄，因为氧化层起到阻碍蚀刻的作用。蚀刻过程可采用机械研磨、湿法刻蚀、干法刻蚀。最重要的是，因为最终的厚度可以均匀地减薄，使用SOI可以实现高密度的三维集成。SOI结构可有效的避免闩锁现象。然而，堆叠结构的防静电能力可能会降低，并且密集的设备层还有潜在的散热问题。

　　3、玻璃。在三维集成中的玻璃晶圆通常用于放置顶部晶片。因此，用于此目的的玻璃晶圆称为载体晶圆。当玻璃暂时附着顶部晶圆时，可以对顶部晶圆的衬底减薄。在被减薄后的晶圆键合在底部晶圆后，移除玻璃。玻璃晶圆的透明特性也为良好的键合结果提供了帮助。对于各种类型的晶圆堆叠，我们应该注意到，如果任何带电体接触或甚至接近晶圆，晶圆都可能会产生感应电荷。在两个晶圆的堆叠过程中，只要一个晶片充电，静电放电事件都有可能发生。

 

　　堆叠方式：

　　根据两晶片堆叠方向，分为两种不同的堆叠晶片方式：面对面和面对背。晶片堆叠方向的影响是非常巨大的，将会影响到电路的对称性，制造的难度，电容的互连等方面。这两种堆叠方法均已被应用在三维集成应用中。甚至两种堆叠方法的共同使用也是存在的。

　　1、面对面堆叠法。对此类型晶片来说，两个晶片的金属层（面部）通过TSV相连在电路中。从制造技术的角度来看，这种集成方式易于投 入应用，并且不需要额外的处理晶片。但是需要考虑到晶圆到晶圆的对称性问题。这意味着在设计顶部晶片时，需要对电路进行镜像操作。同时，还要考虑到两个晶片的对称性和对准的位置。

　　2、面对背堆叠法。面对背型晶圆，一个晶片的金属层（面部）通过TSV和另一个晶片的衬底（背部）相连，上面的晶圆应减薄。与面对面型相比，这种方法增加了过程的复杂性。然而，晶圆到晶圆的对称性问题就不存在了。而且需要处理的晶片是显而易见的，并且晶圆也足够薄，校准过程变得容易得多。

　　由以上介绍可知，先通孔工艺和后通孔工艺有着各自的特点，所以在实际电路集成过程中，要根据不同的需求合理地选择堆叠方式。

 

　　三维集成的优势和挑战

　　不同于传统的二维封装技术，晶圆键合机三维集成提供了更多的优势，包括：

　　1、多个不同器件在垂直方向相互连接，缩短互连，也减少了可见表面，从而缩小晶片的尺寸，增大了集成密度；

　　2、各芯片之间连线的缩短，加快了芯片处理速度；

　　3、低阻容带来的低功耗和更高的运行速度；

　　4、整体尺寸小，降低了集成成本。然而，高集成密度带来的散热问题、对齐方式、材料的选择、三维设计CAD工具、设计和测试方法等挑战，仍然需要克服。